共封裝光學，達到臨界點 - asiasworldcity.hk

「香港飛龍」標誌

本文内容：

如果您希望可以時常見面，歡迎標星收藏哦~來源：內容編譯自 semiengineering 。基於共封裝光學器件 (CPO) 的網絡交換機已開始商業化，能夠以每秒太比特的速度路由信號，但在光纖到光子 IC 對準、熱緩解和光學測試策略方面仍然存在製造挑戰。通過將光電數據轉換儘可能靠近數據中心的 GPU/ASIC 交換機，CPO 顯著提升了帶寬，並降低了運行生成式 AI 和大型語言模型所需的功耗。採用共封裝光學器件有望大幅降低訓練 AI 模型的能源成本，並顯著提高數據中心的能源效率。Amkor Technology 產品營銷副總裁 David Clark 表示：“儘管當今的 AI 加速器、GPU 和高容量網絡交換機正在快速突破計算能力的界限，但它們卻受到芯片級、主板級、托盤級和機架級互連瓶頸的制約。CPO通過提供 1 Tbps/mm 的帶寬密度，實現更高的前面板端口密度，並在日益擁擠的數據中心優化寶貴的機架空間，打破了這些限制。”如今，在數據中心中，計算機機架中的網絡交換機由 GPU/ASIC 芯片組成，這些芯片通過 PCB 電連接到機架前端的可插拔光收發器。這些光收發器集成了激光器、光路、DSP 和其他電子設備。這些設備通過電連接到交換機，並通過光連接到穿過數據中心的光纖。這種方法有效，但效率低下。電路板上的電子走線會消耗大量功率，並且由於信號損耗、引腳數量和串擾的限制，會限制數據傳輸的速度和密度。這時，光互連就應運而生了。英特爾高級系統組裝與測試業務部副總裁兼總經理Mark Gardner表示：“由於光纖傳輸損耗低，光信號傳輸能夠擴大覆蓋範圍，並且已實現商業標準化，並以可插拔光纖I/O的形式在主板和機架級廣泛應用。在當今的可插拔光纖I/O模塊中，光纖I/O信號引擎位於交換機/計算節點的封裝外部。因此，由於計算/交換機/FPFA節點與光纖引擎之間的電氣連接，帶寬、能效和延遲的瓶頸仍然存在。”圖1：共封裝製造和組裝的工藝步驟CPO中的關鍵光學元件包括激光發射器、光電探測器、波導、調製器和硅光子集成電路 (PIC)。調製器通常是微環或馬赫曾德爾調製器，它將電信號轉換爲光信號，同時控制這些光信號的傳輸。Gardner 表示：“基於硅光子的光學 I/O 芯片通常採用密集波分複用 (DWDM) 技術，取代了可插拔收發器中的光學引擎。這允許每個光纖端口的數據帶寬擴展。” 此外，由於硅光子器件微型化的進步，這些芯片的尺寸正在縮小，從而能夠與計算節點在先進的封裝中集成。這種集成將電信號傳輸距離縮短至 100μm，從而突破了封裝外電信號傳輸中存在的功率、帶寬密度和延遲瓶頸。在一種CPO配置中，計算芯片被4或8個硅光子IC收發器芯片包圍。這些芯片將被封裝在一起，但激光器除外，因爲激光器的可靠性最低，所以通常單獨封裝。“共封裝光學器件的主要優勢在於，它能夠顯著降低高速數據傳輸相關的功耗，從使用可插拔模塊時的約15 pJ/bit降至約5 pJ/bit（預計會降至<1 pJ/bit），”格羅方德產品管理高級總監Vikas Gupta表示。共封裝光學元件還能提高信號完整性，因爲更短的光信號路徑具有更低的寄生損耗。“通過將光學引擎與交換芯片直接封裝在一起，電信號傳輸的距離大大縮短，”新思科技光子解決方案研發工程總監 Sander Roosendaal 表示。“電氣走線長度的縮短意味着 SerDes（串行器/解串器）組件需要處理的信號損耗要低得多（1 到 2 dB，而標準設計則超過 20 dB）。雖然基於光子 IC 的收發器（CPO 的核心）在尺寸相似的情況下可以提供傳統收發器約 10 倍的性能，但共封裝本身直接解決了限制可插拔解決方案的電氣接口瓶頸，爲未來數據密集型系統提供了功率和性能的關鍵飛躍。”光纖對準挑戰儘管共封裝光學器件具有諸多優勢，但它仍面臨諸多製造挑戰，包括如何實現卓越的光纖到光子集成電路 (PIC) 對準精度。在共封裝光學器件 (CPO) 中，光纖和光子集成電路 (PIC) 採用無源或有源對準工藝共集成在同一封裝中。光纖與芯片上波導面的精確對準對於光信號的有效耦合至關重要。最常見的無源對準工藝是 V 型槽。GlobalFoundries 的 Gupta 表示：“V 型槽方法等技術通過將光纖直接（且永久地）連接到 PIC，實現了最低損耗接口。折射率匹配材料和粘合劑可用於最大程度地減少光傳輸路徑上折射率變化造成的損耗。雖然可拆卸光纖解決方案增強了光纖接口的可修復性，但光通常會穿過各種轉向鏡和材料接口，導致每個光纖接口增加約 1dB 的損耗。”事實上，大規模連接光纖的挑戰是阻礙CPO進入量產的關鍵因素之一。“將芯片上的微型硅波導連接到外部光纖是封裝集成光學器件中最困難的任務之一，”新思科技業務開發經理Mitch Heins表示。在標準單模 (SM) 光纖和絕緣體上硅 (SOI) 波導之間高效耦合光非常具有挑戰性。這種困難的產生是因爲光纖和 SOI 波導的折射率對比、尺寸和橫截面形狀差異很大，導致光在它們內部的分佈不匹配。典型的 SM 光纖要大得多，直徑爲 8μm 到 10μm，而 SOI 波導的尺寸可能只有 500nm x 220nm。這種尺度差異就像試圖將籃球大小的管子與豌豆大小的管子對齊，這會導致大部分光損失。除了基本的模式失配之外，波導端面必須非常拋光，並且光纖和 SOI 波導本身之間的對準是影響耦合損耗的關鍵因素。Heins 解釋說，主動對準技術使用外部操縱器（或具有六個自由度的精密對準系統）來移動光纖或光纖陣列，同時光功率通過波導或 PIC 傳輸。當達到最大光功率時，光纖將永久連接到波導上。Promex首席執行官Dick Otte表示：“第一個挑戰是讓光纖和光子集成電路在零點幾微米的精度內對準，以最大限度地減少信號損耗。我們試圖將損耗降低到1dB左右，這是可以實現的。” “第二個挑戰是如何長期固定光纖。這關係到物理結構的穩定性以及固定光纖的環氧樹脂或酰化物。許多人仍在使用V型槽方法，這是一種非常有效的方案，並且已有充分的文獻記載。現在正在發生的變化是，我們現在對準的是陣列，而不是單根光纖，這是一箇重要的進步。它大大降低了每次對準的成本。我預計，隨着數據速率的提高，陣列的數量將大幅增加。”然而，從單模光纖到光纖陣列的轉變帶來了巨大的對準挑戰。“對於多通道設備，例如耦合到光柵耦合器陣列的光纖陣列，對準過程需要仔細調整，以確保整個陣列位置正確並與芯片特徵平行，”Synopsys 的 Heins 表示。“自動化系統通常使用光反饋，首先找到光信號，然後執行梯度搜索，以同時優化多條光纖的耦合效率。這可能涉及使用精密平臺的複雜掃描模式。”Heins 指出，其規格包括：0.1μm 對準精度（以實現低功耗）、<50nm 橫向對準公差以及光纖陣列的 3D 對準。封裝級光學連接的機械公差極其嚴格。英特爾的 Gardner 表示：“允許精確對準的典型光學特徵可能包括在 PIC 上製造的 V 型槽等結構，或鏡子或透鏡等微光學元件，以允許光信號從光纖路由到 PIC。”圖2：兩種可能的CPO配置顯示了光纖陣列單元的不同定位，這會影響光耦合熱緩解與電子集成電路一樣，光子集成電路對溫度變化很敏感。英特爾的Gardner表示：“由於封裝中的高功率器件（例如GPU、ASIC或開關芯片）引起的熱波動，會導致同封裝PIC中光子器件的溫度波動。這些波動會影響光子器件（例如環形諧振器和調製器）的功能和性能。這些器件對溫度變化敏感，通常在溫度窗口內工作時效果最佳。集成環境導致的意外溫度變化可能導致諧振偏移，進而導致性能或功能下降。”溫度波動看似微小，但影響卻十分顯著。“在大多數光子系統中，1°C 的溫度變化通常會導致約 0.1nm 的波長偏移，”Amkor 的 Clark 指出。“在當今的系統中，大多數實現方案採用單波長和微環調製器架構，這些架構對熱效應的敏感度相對較低或可控。然而，隨着 CPO 的不斷髮展，帶寬需求持續增長，光纖束也需要減少。我們可能會看到密集波分複用 (DWDM) 架構的引入。在這種情況下，溫度和波長穩定性變得更加關鍵，並將帶來新的封裝挑戰。”在封裝層面，我們精心選擇熱界面材料堆疊，以減少 PIC 的溫度波動，並將其保持在預定義的範圍內。“我們還會考慮可能需要哪些熱管理方法，以確保光學元件在其溫度範圍內——即使考慮到整體熱邊界條件和/或封裝級功率分佈的大幅變化，”Gardner 說道。“在 PIC 或其配套的 EIC 內部，我們部署了傳感和控制電路 IP，以便在 PIC 溫度範圍內保持性能和功能。”GlobalFoundries 的 Gupta 對熱緩解方案表示贊同。“光學接口與大型熱源的接近性帶來了挑戰，必須謹慎管理。由於高溫下複合半導體光源的波長偏移和可靠性問題，大多數共封裝光學系統都使用外部激光器。光學接口的機械設計和特性（例如光纖連接）必須考慮硅與有機或聚合物材料之間的熱膨脹差異。此外，片上器件需要在更高溫度（>105°C）下進行特性和鑑定，以確保最佳性能。調製器具有局部加熱器，用於調節干涉和諧振器件的波長。雖然光電二極管在高溫下可能會表現出更高的暗電流，但它們的設計旨在緩解可靠性問題。”此外，還有其他挑戰。“據我所知，激光器故障仍然是這些系統中導致缺陷的最大單一原因，”Promex 的 Otte 說道。“因此，確保芯片良好運行的關鍵很大程度上在於激光器的良好運行。人們正在努力對其進行老化測試。隨着多波長激光器的出現，未來幾年對激光器的要求將更加嚴格。”可靠性設計確保可靠性對於任何新技術來說都是一項挑戰，尤其是在涉及多芯片集成時，難度尤其大。“由於光接口與 ASIC/xPU 位於同一電路板或中介層上，因此對已知良好芯片/模塊 (KGD/KGM) 的需求變得至關重要，”GlobalFoundries 的 Gupta 表示。“電光功能測試平臺和用於確定 KGD/KGM 的測試是活躍的研究領域。大型測試平臺公司在今年早些時候的光纖通信 (OFC) 會議上宣佈了這一領域的進展。雖然電氣測試已經取得了重大進展，但用於快速（非永久性）對準光纖探頭的光學測試解決方案仍在開發中。”隨着行業從可插拔收發器向一體封裝光學器件轉型，內置可靠性比以往任何時候都更加重要，尤其是在計算芯片成本高昂的情況下。“一體封裝光學器件並非依賴於使用可插拔模塊快速更換故障單元的能力，而是專注於增強組件和封裝的固有可靠性，採用冗餘設計，並實施集成監控和自我校正，從而解決故障問題，”Synopsys 的 Roosendaal 表示。他將這些策略描述爲：高可靠性設計：硅光子元件本身，例如無源器件、鍺光電探測器、耗盡型調製器和集成加熱器，正在開發具有高內在可靠性的產品，其中許多元件的故障率非常低（例如，低於一次故障率 - FIT）。硅基混合封裝 III-V 族激光器也已證明其可靠性符合 Telcordia GR468 等標準。在封裝方面實現高可靠性至關重要，包括組裝工藝、材料（例如粘合劑）和結構，這已通過 JEDEC 應力測試（包括熱循環和溼熱）等嚴格測試得到驗證。集成冗餘：由於更換故障組件較爲困難，設計中融入了備份功能。一箇關鍵的例子是包含冗餘激光器。如果主激光器性能下降或發生故障，可以切換備用激光器（通常是自動切換）以維持運行。這種切換速度非常快，可以最大限度地減少停機時間。同樣，對於複雜的光子集成電路，可以在設計和製造過程中加入額外的組件作爲備份。使用激光器陣列時，單個激光器的故障僅影響鏈路的一小部分，與光頻梳等單點故障源相比，也能提供更高的可靠性。具有低組件應力水平的容錯設計至關重要。集成監控和自校正：更先進的設計包括集成監控器和控制電子設備，可以檢測性能下降或故障。例如，可以監控活動激光器的性能下降，從而觸發切換到冗餘激光器。此外，在可能的情況下，還集成了內置自檢 (BiST) 功能，用於檢查電子連接和功能。使用憶阻器等非易失性元件，有可能實現某些光子器件的製造後誤差校正。注重高製造良率和早期測試：鑑於其複雜性和集成性，確保組件和組裝模塊在部署前正常工作至關重要。測試在各個階段都至關重要，包括晶圓級和芯片級測試，以便儘早識別和移除缺陷部件。如果早期階段的故障覆蓋率不足，像CPO這樣的複雜多芯片組件可能會在模塊級遭遇災難性的良率損失。評估故障部件有助於改進早期工藝。GlobalFoundries 的 Gupta 表示同意，對於光子器件，Telecordia GR-468-CORE 通常用於可靠性評估。“然而，隨着硅光子封裝技術越來越趨近 CMOS，GlobalFoundries 也開始使用基於 JEDEC 的可靠性規範。光子器件需要在更寬的溫度範圍（>105°C）下進行特性測試。硅作爲一種材料系統，本質上比某些化合物半導體解決方案更可靠。”2.5D 與 3D 集成目前，2.5D和3D封裝方法均應用於共封裝光學器件。在 2.5D 封裝中，EIC 和 PIC 並排放置在硅中介層上，並通過硅中介層實現電連接。銅柱微凸塊和硅通孔提供互連。Amkor 的克拉克表示：“中介層的另一箇優勢是可以進一步集成波導、光柵或濾波器，從而耦合光信號。這些光學特性的形成通常與前端 CMOS 代工工藝高度兼容，這些工藝採用傳統的氮化硅、二氧化硅甚至聚酰亞胺層構建而成。”3D CPO 利用混合鍵合等新工藝，出於散熱考慮，將電子 IC 置於光子 IC 之上。但英特爾進一步細分了選項。Gardner 表示：“在評估 CPO 的 PIC、EIC 策略時，主要有兩種方法：單片集成，即在同一芯片上共制光子電路 (PIC) 和相關電子電路 (EIC)；以及 3D 芯片堆疊集成，即分別製造 PIC 和 EIC，然後進行 3D 鍵合。” “單片 PIC（PIC 和 EIC 集成在同一芯片上）集成在帶有 xPU (2.5D) 的 EMIB 封裝中，可實現緊密的電耦合，並將 PIC 和 EIC 電路之間芯片內的寄生效應降至最低，從而提高能效並降低延遲。此外，它還簡化了散熱方面和封裝配置。然而，單片 PIC 限制了電子 IC 尖端節點的使用，而這對於 I/O 帶寬密度擴展至關重要。”3D 技術還帶來了其他優勢。Gardner 表示：“PIC 和 EIC 的芯片堆疊集成允許每個芯片採用其最佳工藝製造——電子 IC 採用先進的 CMOS 節點，而光子器件則採用硅光子等高性能平臺。這在每個領域都能帶來良好的性能，並提高設計模塊化和可重用性。然而，由於 TSV、HBI 等先進技術，組裝、熱管理的複雜性和封裝成本的增加也隨之增加。3D PIC/EIC 堆疊可以與 xPU 集成在帶有 EMIB 的先進封裝中，從而形成 3.5D CPO 解決方案。”結論共封裝光學器件是先進封裝領域一箇充滿希望的前沿技術，它能爲高耗電數據中心帶來亟需的帶寬和能效提升。幸運的是，許多適用於硅電子技術的技術也適用於硅光子技術。即便如此，要大規模生產這些先進的封裝，需要準確而精密的方法將光纖與光子集成電路對準，具有非常低的信號損耗、先進的熱管理策略、光學元件的測試方法以及一定程度的內置自檢和冗餘，以確保在人工智能數據中心持續運行條件下的高可靠性。https://semiengineering.com/co-packaged-optics-reaches-power-efficiency-tipping-point/半導體精品公衆號推薦專注半導體領域更多原創內容關注全球半導體產業動向與趨勢*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4055期內容，歡迎關注。『半導體第一垂直媒體』實時專業原創深度公衆號ID：icbank喜歡我們的內容就點“在看”分享給小夥伴哦

(本文内容不代表本站观点。)
---------------------------------